

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10050632 A

(43) Date of publication of application: 20 . 02 . 98

(51) Int. CI

H01L 21/28 H01L 21/3205

(21) Application number: 08199917

(71) Applicant:

MATSUSHITA ELECTRIC IND CO

LTD

(22) Date of filing: 30 . 07 . 96

(72) Inventor:

AOI NOBUO

(54) METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE

(57) Abstract:


PROBLEM TO BE SOLVED: To prevent increase in capacity among adjoining wirings when a buried wiring is formed.


SOLUTION: A process where a groove is formed on an insulation film 2 formed on a substrate 1, a process where a barrier metal 3 is formed on the insulation film 2 containing the groove, a process where a metal film 4 is deposited on the barrier metal 3 and the metal film 4 is buried in the groove, and a process where the barrier metal 3 and the metal film 4 present on the insulation film 2 are removed, are provided, and in the process where the barrier metal 3 and the metal film 4 are removed, the surface of the metal film 4 which remains in the groove is made lower than that of the insulation film 2 by a specified distance.


COPYRIGHT: (C)1998,JPO













(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-50632

(43)公開日 平成10年(1998) 2月20日

技術表示箇所

(51) Int.Cl.⁶

酸別記号

庁内整理番号

FΙ

0 1 10

H01L 21/28 21/3205 301

H01L 21/28

301R

21/88

M

審査請求 未請求 請求項の数6 OL (全 8 頁)

(21)出願番号

(22)出願日

特願平8-199917

平成8年(1996)7月30日

(71)出顧人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 青井 信雄

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 滝本 智之 (外1名)

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 従来の埋め込み配線構造では、絶縁膜上に堆積される窒化シリコン膜と絶縁膜の界面は、溝部の金属膜表面の平面とほぼ一致しているため、隣接する配線間の容量は、比誘電率の高い窒化シリコン膜の存在により増加してしまう。

【解決手段】 基板1上に形成された絶縁膜2に溝を形成する工程と、溝を含む絶縁膜2上にバリアメタル3を形成する工程と、バリアメタル3上に金属膜4を堆積するとともに溝内に金属膜4を埋め込む工程と、絶縁膜2上に存在するバリアメタル3及び金属膜4を除去する工程を有し、バリアメタル及び金属膜を除去する工程において、溝内に残存する前記金属膜の表面を前記絶縁膜の表面よりも所定の距離だけ低くする構成となっている。



【特許請求の範囲】

【請求項1】基板上に形成された絶縁膜に溝を形成する工程と、前記溝を含む前記絶縁膜上にバリアメタルを形成する工程と、前記バリアメタル上に金属膜を堆積するとともに前記溝内に前記金属膜を埋め込む工程と、前記絶縁膜上に存在する前記バリアメタル及び前記金属膜を除去する工程を有する半導体装置の製造方法であって、前記バリアメタル及び前記金属膜を除去する工程において、前記溝内に残存する前記金属膜の表面を前記絶縁膜の表面よりも所定の距離だけ低くすることを特徴とする 10半導体装置の製造方法。

【請求項2】基板上に形成された絶縁膜に溝を形成する 工程と、前記絶縁膜の表面を金属アルコキシドまたは金 属アリルオキシドにより処理する工程と、前記処理を施 した後前記溝を含む前記絶縁膜上にバリアメタルを形成 する工程と、前記バリアメタル上に金属膜を堆積すると ともに前記溝内に前記金属膜を埋め込む工程と、前記絶 縁膜上に存在する前記バリアメタル及び前記金属膜を除 去する工程を有する半導体装置の製造方法。

【請求項3】金属アルコキシドがアルミニウムアルコキ 20 シド、タングステンアルコキシド、タンタルアルコキシド、またはチタンアルコキシドであることを特徴とする 請求項2記載の半導体装置の製造方法。

【請求項4】金属アリルオキシドがアルまたはチタンアリルオキシドであることを特徴とする請求項2記載の半導体装置の製造方法。

【請求項5】基板上に形成された絶縁膜上に第1の窒化シリコン膜を形成する工程と、前記絶縁膜及び前記第1の窒化シリコン膜に溝を形成する工程と、前記溝を含む前記絶縁膜上にバリアメタルを形成する工程と、前記バ 30リアメタル上に金属膜を堆積するとともに前記溝内に前記金属膜を埋め込む工程と、前記絶縁膜上に存在する前記バリアメタル及び前記金属膜を除去した後全面に第2の窒化シリコン膜を形成する工程とを有する半導体装置の製造方法。

【請求項6】基板上に形成された絶縁膜に溝を形成する工程と、前記絶縁膜の表面をチオール基を有するシリル化剤でシリル化する工程と、前記シリル化された後前記溝を含む前記絶縁膜上にバリアメタルを形成する工程と、前記バリアメタル上に金属膜を堆積するとともに前40記溝内に前記金属膜を埋め込む工程と、前記絶縁膜上に存在する前記バリアメタル及び前記金属膜を除去する工程を有する半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置の埋め込み配線の製造方法に関するものであり、好ましくは特に埋め込み配線材料として銅を用いた場合に関するものである。

[0002]

【従来の技術】近年、半導体装置の微細化に伴って、配線材料としてアルミ合金に代わって銅を主成分とする材料を用いることが検討されつつある。一方で、配線構造としても、埋め込み配線が利用されてきている。

【0003】そこで、以下では、従来の埋め込み配線 (特に配線材料として銅を主成分とする材料を用いたもの)の構造及びその製造方法について図面を参照しなが ら説明することとする。

【0004】図8は従来の埋め込み型の配線の構造を示す断面図である。この埋め込み配線を形成するにあたっては、下記のようなプロセスが用いられている。

【0005】まず下地基板1上に形成された400nm程度の厚みの絶縁膜2に対して、その膜厚と同程度の深さの溝を形成した後、窒化タンタルや窒化タングステンなどのバリアメタル3を数十nm形成し、さらにその上に金属膜4(特に銅を主成分とする材料が挙げられる)を堆積する。その後、CMPなどにより溝部のみに選択的に金属膜4を残存させ、配線パターンを形成する。そして、窒化シリコン膜5を金属配線パターンが埋め込まれた絶縁膜2上に、数十nm形成する。このような方法は、例えばExtended Abstracts of the 1995 International Conference of Solid State Devices and Materials pp.97報告されているExtended Abstracts of the 1995 International Conference of Solid State Devices and Materials pp.97において報告されている。

【0006】上記の図8に示すような従来の技術では、 金属膜4の表面と絶縁膜2の表面はほぼ平面を構成する ような構造とすべく、配線パターンとなる絶縁膜に形成 された溝パターンに残存せしめる金属膜4の厚みは絶縁 膜2に形成された溝深さの95%以上となっている。

【0007】次に図9に従来の埋め込み型の配線構造に対して、さらにコンタクトホールを形成した場合の断面図を示す。

【0008】図9に示すように、絶縁膜2と金属との間に、金属の酸化膜中への拡散を防ぐために、バリアメタルと呼ばれる拡散防止膜を形成する方法が考案されている。バリアメタルとしては、窒化タンタル、窒化チタンや窒化タングステンなどが用いられる。また、このバリアメタルには、銅と層間絶縁膜との密着性がよくないことに鑑み、層間絶縁膜と金属の密着性を高める役割もある。

【0009】図10に示すように、従来の埋め込み配線による多層配線形成プロセスでは、下地基板1上に形成された400nm程度の厚みの絶縁膜2に下層の配線との電気的接合をとるためのコンタクトホールを形成するわけであるが、この際、窒化シリコン膜5をストッパーとして用いる場合が多い。このコンタクトホールの底部がフォトリソ工程の合わせずれにより下層の配線金属上面からはみ出した場合、窒化シリコン膜5の除去の際

50 に、下層の絶縁膜2がオーバーエッチング時にエッチン

4

グされスリット6が入ることになる。このようにスリット6が生じた状態で、さらにバリアメタル7を堆積するとスリット部でのバリアメタル被覆性の劣化が生じ、コンタクトホール内に金属膜8を埋め込む場合、バリアメタルによって十分に被覆されていないスリットの部分において、金属膜8が絶縁膜2と接触することになる。この時、金属が銅のように拡散しやすい場合には、この接触箇所から、熱処理などにより金属原子の拡散が生じ、MOSトランジスタのゲート酸化膜の信頼性低下を引き起こすことになる。

[0010]

【発明が解決しようとする課題】上記の図8に示す従来技術による埋め込み配線構造では、埋め込み金属配線パターンを形成した絶縁膜2上に、堆積される窒化シリコン膜5と絶縁膜2の界面は、溝部の金属膜表面の平面とほぼ一致する。言い換えれば、絶縁膜2の表面と金属膜4の表面とはその高さがほぼ一致した形状となっている。

【0011】この場合、隣接する配線間の容量は、比誘電率の高い窒化シリコン膜5が存在するため、大幅に増20加することになる。これは、配線間に生じる電界が比誘電率の高い部位に集中するためであり、窒化シリコン膜による配線間容量の増加は、シリコン集積回路の処理速度を低下させる原因となる。この問題点に対して、窒化シリコン膜以外の膜を用いることが考えられるが、この窒化シリコン膜は埋め込まれる銅の拡散を防止するとともに、後のコンタクトホール形成時におけるエッチングストッパーの役目を果たすものであり、窒化シリコン膜に代わる材料を選択することは困難である。

【0012】従って本発明の第1の目的は、埋め込み配 30線を形成した際の隣接する配線間の容量の増加を防止することである。

【0013】また図8における絶縁膜2として、比誘電率の低い有機SOGや、多孔質無機SOG、シロキサン含有有機高分子などを用いた場合、バリアメタルとの密着性の低下が懸念される。密着性をコントロールしているのは、表面に存在する水酸基(OH基)であるが、上記のような比誘電率の低い材料を絶縁膜に用いると、水酸基が減少してしまい、密着性が低くなると考えられる。具体的には、半導体製造プロセスにおける熱処理に40より、絶縁膜とバリアメタルの接合面の破壊が生じる。この接合面の破壊は、絶縁膜のクラックによるリーク、断線や、コンタクト抵抗の上昇など、デバイスの特性を劣化させる。

【0014】従って本発明の第2の目的は、銅を主成分とする材料を配線として用いた場合において、バリアメタルと絶縁膜間の密着性を向上させることである。

【0015】さらに、上述のような図9及び10に示す 埋め込み配線において、コンタクトホール形成時にスト ッパーとして用いられる窒化シリコン膜を除去する際、 コンタクトホール底部が下層金属配線の上面からはみ出した場合、下層絶縁膜にオーバーエッチングによりスリットが形成される。このスリットが形成されたコンタクトホールにバリアメタルを堆積すると、スリット部での被覆性の劣化により、バリアメタルが薄膜化し、バリアメタルに欠陥が生じる。このバリアメタルの欠陥部より、コンタクトホールに埋め込まれた金属の絶縁膜への拡散(具体的には銅が拡散する)が生じ、デバイスの信頼性を低下させてしまう。

10 【0016】従って本発明の第3の目的は、銅を主成分とする材料を配線として用いた場合において、バリアメタルに欠陥が生じいないようにすることである。

【0017】また、図9及び10に示すように、銅の拡散は、MOSトランジスタのゲート酸化膜の劣化などデバイスの信頼性低下を引き起こすことが知られている。したがって、銅を含有する金属を埋め込み配線やコンタクト材料として用いる場合、銅の絶縁膜中への拡散を防ぐために、拡散防止膜を形成する必要がある。このため、配線並びにコンタクトの有効断面積が拡散防止膜のために減少し、配線抵抗並びに、コンタクト抵抗の上昇を引き起こすことになる。この配線抵抗、コンタクト抵抗の上昇は、LSIの処理速度の低下を招くため好ましくない。

【0018】従って本発明の第4の目的は、銅を主成分とする材料を配線として用いた場合において、コンタクト抵抗の上昇を防止することである。

[0019]

【課題を解決するための手段】本発明は上記の第1の目的を達成するために、溝部に残存する金属膜の厚みを絶縁膜に形成された配線パターンの溝深さよりも所定の深さ以下とする構成となっており、上記の構成により、電界が比誘電率の低い絶縁膜にのみ架かるようにすることで、配線容量の増加を抑制するというものである。

【0020】また本発明は上記の第2の目的を達成するために、絶縁膜表面を金属アルコキシドで処理した後、バリアメタルの堆積を行う構成となっており、上記の構成により、絶縁膜の表面に積極的に水酸基を形成することができるため、密着反応の確率が高くなり、結果としてバリアメタルと絶縁膜の密着性を著しく向上することができる。

【0021】さらに本発明は上記の第3の目的を達成するために、金属配線上部のシリコン窒化膜の厚さを絶縁膜上の窒化シリコン膜の厚さより薄く形成する構成となっており、上記の構成により、コンタクトホール形成の際の、窒化シリコン膜除去時に、金属配線上面のみ選択的に除去するすることを可能とするものである。

【0022】また本発明は上記の第4の目的を達成するために、配線パターンまたは、コンタクトパターンを形成した絶縁膜表面をチオール基(-SH)を有するシリル化剤でシリル化を行う構成となっている。シリル化に

6

より絶縁膜表面は、チオール基で被覆されることになる。この絶縁膜表面に直接拡散防止膜無しに、銅を含む金属膜を被覆することができる。金属膜堆積時に金属中に含まれる銅と絶縁膜表面のチオール基が反応し、非常に薄い銅ー硫黄結合層が形成される。この銅ー硫黄結合層の形成が銅の絶縁膜中への拡散を有効に防止する、拡散防止膜の役割を果たす。この銅ー硫黄結合層は従来の拡散防止膜に比べて遥かに薄いために、配線並べにコンタクトの有効断面積を全く減少させることがない。また、この銅ー硫黄結合層は密着性を高める役割も果たす10ものである。

[0023]

【発明の実施の形態】

(実施の形態1)以下本発明の実施の形態1について図 1及び図2に示す工程断面図を参照しながら説明する。 【0024】まず図2(a)に示すように下地基板1上に形成された400nmの厚さの絶縁膜2上に通常のリソ工程により0.25 μ m幅の溝パターンをホトレジストに形成する。つぎに、図2(b)に示すように、ホトレジストをマスクとして、絶縁膜2にドライエッチング 20により溝を形成する。さらに、図2(c)に示すように、レジストを除去洗浄したのち、バリアメタル3として窒化タンタルを30nm堆積し、つぎに、図2(d)に示すように、金属膜4として銅をCVD法により300nm堆積する。

【0025】その後400℃の熱処理により、銅をフローさせることにより埋め込み形状を整える。つぎに、図2(e)に示すように、CMPにより金属膜を溝部以外選択的に除去する。このとき、溝部に残存する金属膜の厚みが、絶縁膜に形成された溝の深さに対して全てを埋30め込むのではなく、空間をあけるようにする(例えば95%以下)。つぎに、図2(f)に示すように、窒化シリコン膜5を100nm全面に堆積し、CMP法により全面が平坦になるように窒化シリコン膜5を研磨する。

【0026】溝部の深さが400nmであるので、窒化シリコン膜の研磨量は20nm以上とする。本実施の形態により形成された配線構造では、図1に示すように、金属膜上面は絶縁膜上面より例えば20nm以上低くなるため、配線間に架かる電界は、窒化シリコン膜の影響を受けにくくすることができる。すなわち、本実施の形 40態によれば、隣接する配線パターン(銅)間の実質的な距離を長くすることができる構造となる。

【0027】 (実施の形態2) 以下本発明の実施の形態2について図3及び図4に示す工程断面図を参照しながら説明する。

【0028】まず図4(a)に示すように、下地基板1 上に形成された400nmの厚さの絶縁膜2上に通常の リソ工程により0.25µm幅の溝パターンをホトレジ ストに形成する。つぎに、図4(b)に示すように、ホ トレジストをマスクとして、絶縁膜2に対してドライエ 50

ッチングにより溝を形成する。レジストを除去洗浄したのち、図4 (c)に示すように、チタンアルコキシドの蒸気に表面を暴露させる。この時の処理温度は室温から100℃程度、チタンアルコキシドの分圧としては、10mmHgから760mmHgの範囲が適当である。酸素雰囲気下で熱処理し、絶縁膜表面にチタンオキシド層(金属アルコキシド処理層11)を形成する。なおこの時の熱処理温度としては200℃から500℃の範囲が適当である。

【0029】つぎに、図4(d)に示すように、バリアメタル3として窒化チタンを30nm程度堆積する。チタンオキシドは窒化チタンとの密着性が高い。つぎに、金属膜4として銅をCVD法により300nm堆積する。400℃の熱処理により、銅をフローさせることにより埋め込み形状を整える。つぎに、CMPにより金属膜を溝部以外選択的に除去する。

【0030】上記した金属アルコキシド処理した際の表面状態を図1に示す。図1から明らかなように、絶縁膜の表面に水酸基を別途形成することができるため、バリアメタルとの密着反応の発生する確率が高くなり、結果として、絶縁膜とバリアメタルとの密着性を高めることができる。

【0031】なお、上記の金属アルコキシド処理層に代えて、金属アリルオキシド処理層を形成しても同様の効果を得ることができる。

【0032】 (実施の形態3)以下本発明の実施の形態3について図5に示す工程断面図及び図6を参照しながら説明する。

【0033】まず図5(a)に示すように、下地基板1 上に形成された400mmの厚さの絶縁膜2上に20m mから50nmの窒化シリコン膜12 (第1の窒化シリ コン膜)をプラズマCVD法により堆積する。つぎに図 5 (b) に示すように、通常のリソ工程により 0. 25 μm幅の溝パターンをホトレジストに形成し、ホトレジ ストをマスクとして、窒化シリコン膜12ならびに絶縁 膜2に異方性ドライエッチングにより溝を形成する。溝 の形成後、レジストを除去洗浄したのち、図5 (c)及 び(d)に示すように、バリアメタル3及び金属膜4と しての銅をCVD法により300nm程度順次堆積す る。400℃の熱処理により、銅をフローさせることに より埋め込み形状を整える。つぎに、図5(e)に示す ように、CMPにより金属膜を溝部以外選択的に除去す したのち、窒化シリコン膜5 (第2の窒化シリコン膜) を20 nmから50 nm堆積する。

【0034】このことにより、金属配線上の窒化シリコン膜5の厚さは絶縁膜2上の窒化シリコン膜の厚さより薄くなる。そして、コンタクホール形成時の窒化シリコン膜除去の際、膜厚の薄い金属配線上のみ窒化シリコン膜を選択的に除去することが可能となり、フォトリソ工程で下層配線とコンタクトの合わせずれが生じ、コンタ

能である。シリル化剤塗布後の加熱温度としては50℃ から200℃程度を用いることができる。

[0040]

【発明の効果】以上本発明によれば、下記のような効果 を得ることができる。

【0041】第1に、配線間容量を大幅に低減すること が可能である。第2に、絶縁膜とバリアメタルの密着性 を向上することができる。

【0042】第3に、コンタクホール形成時の窒化シリ コン膜除去の際、膜厚の薄い金属配線上のみ窒化シリコ ン膜を選択的に除去することが可能となり、フォトリソ 工程で下層配線とコンタクトの合わせずれが生じ、コン タクト底部が下層配線上面からはずれても、下層絶縁膜 にスリットが形成されることなしに、コンタクト底部の 窒化シリコン膜を除去することができる。

【0043】第4に、拡散防止膜無しに絶縁膜中に銅合 金からなる配線、コンタクトを形成することを可能とす る。このことにより、配線抵抗、コンタクト抵抗の上昇 を無くすことができる。

【図面の簡単な説明】

【図1】本発明の実施の形態における半導体装置の断面

【図2】本発明の実施の形態における半導体装置の製造 工程断面図

【図3】本発明の実施の形態における半導体装置の断面

【図4】本発明の実施の形態における半導体装置の製造 工程断面図

【図5】本発明の実施の形態における半導体装置の製造 工程断面図

【図6】本発明の実施の形態における半導体装置の断面

【図7】本発明の実施の形態における半導体装置の製造 工程断面図

【図8】従来の半導体装置の断面図

【図9】従来の半導体装置の断面図

【図10】従来の半導体装置の断面図

【符号の説明】

1 下地基板

40 2 絶縁膜

3 バリアメタル

4 金属膜

5 窒化シリコン膜

6 スリット

7 バリアメタル

8 金属膜

9 絶縁膜

10 窒化シリコン膜

11 金属アルコキシド処理層

クト底部が下層配線上面からはみ出しても、下層絶縁膜 にスリットが形成されることなしに、コンタクト底部の 窒化シリコン膜を除去することができる。


【0035】また、窒化シリコン膜12を堆積せずに、 窒化シリコン膜5を形成する際、絶縁膜2上での成長速 度が金属上での成長速度より速い、選択性を有するCV D条件を用いることで、金属膜上のみ窒化シリコン膜を 薄く堆積することができる。これにより図6に示す構造 を得ることができる。

【0036】すなわち、本実施の形態によれば、下層の 10 配線を埋め込む溝を形成する際に、予め溝の周辺に窒化 シリコン膜を形成しているため、その後のコンタクトホ ールを形成する際に、合わせずれが生じたとしてもスリ ットが生じることはないため、バリアメタルの被覆性の 不十分さに基づく配線材料の拡散を防止することができ る。

【0037】 (実施の形態4)以下本発明の実施の形態 4について図7に示す工程断面図を参照しながら説明す る。


【0038】まず図7(a)に示すように、下地基板1 20 上に形成された400nmの厚さの絶縁膜2上に通常の リソ工程により 0. 2 5 μ m幅の溝パターンをホトレジ ストに形成する。つぎに、図7(b)に示すように、ホ トレジストをマスクとして、絶縁膜2にドライエッチン グにより溝を形成する。レジストをアッシング、洗浄に より除去したのち、図7 (c)に示すように、絶縁膜表 面をチオール基 (-SH) を有するシリル化剤でシリル 化することによりシリル化層13を形成する。シリル化 剤としては、(メルカプトメチル)ジメチルエトキシシ ラン(HSCH2SiMe20Et)、(メルカプトメチ ル) ジエトキシシラン (HSCH2Me (OEt)2)を用 いることができる。シリル化の方法としては、シリル化 剤をN2バブリングにより蒸気として供給し、絶縁膜に 溝を形成した半導体基板を室温または、加熱下でこの蒸 気に曝すことにより行う。基板温度としては、20℃か ら150℃、処理時間としては10秒から1時間の範囲 が適当であるが基板温度150℃以上を用いることもで きる。上記のように、チオール基を有するシリル化剤に よりシリル化を行うと、Sが銅と反応するため、結果と して銅の拡散を抑制することができる。

【0039】次に、絶縁膜2に形成されたパターンに、 バリアメタル3及びスパッタ法により金属膜4としての 銅薄膜を順次形成する。400℃程度で堆積した銅のフ ローを行った後、CMP法により、溝部のみに銅を残す ことにより銅配線を形成する。また、シリル化剤をアセ トンなどの有機溶媒に溶解した後、回転塗布法などを用 いてパターンを形成した絶縁膜を有する半導体基板上に シリル化剤の溶液を塗布し、加熱処理を施すことによっ てもシリル化することが可能である。回転速度としては 100rpmから4000rpmの範囲で行うことが可 50 12 窒化シリコン膜



(d)

【図5】 【図7】 -12 窒化シリコン膜 2 絶縁膜 (a) (b) 3 バリアメタル 13 シリル化層 - 12 (c) (c) 4 金鳳膜 4 金属膜 3 バリアメタル (b) (d) 5 窒化シリコン膜 (e)



【図9】

